

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-030995

(43)Date of publication of application : 28.01.2000

(51)Int.Cl.

H01L 21/02

(21)Application number : 10-208710

(71)Applicant : SHIN ETSU HANDOTAI CO LTD

(22)Date of filing : 07.07.1998

(72)Inventor : YOKOGAWA ISAO  
TATE NAOTO  
MITANI KIYOSHI

## (54) MANUFACTURE OF SOI WAFER AND SOI WAFER MANUFACTURED THEREBY

### (57)Abstract:

**PROBLEM TO BE SOLVED:** To provide an SOI wafer which has a thick SOI layer having a good uniformity in thickness and an excellent crystallinity, and therefore is useful for a bipolar device and a power device.

**SOLUTION:** At least one of two single crystal silicon wafers is formed with an oxide film and the other one is injected from an upper face with hydrogen ions or noble gas ions and formed with an ion implanted layer. After that, the ion implanted wafer is airtightly adhered at the ion injected face to the other wafer through the oxide film. Then, the combined wafer is heat-treated and one of the wafers is separated into a thin film with the ion injected layer as a cleaved face to manufacture an SOI wafer having an SOI layer. After that, an epitaxial layer is grown on the SOI layer to form a thick SOI layer.

## LEGAL STATUS

[Date of request for examination]

26.04.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3358550

[Date of registration]

11.10.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-30995

(P2000-30995A)

(43) 公開日 平成12年1月28日 (2000.1.28)

(51) Int.Cl.<sup>7</sup>

識別記号

F I

フォーマット (参考)

H 0 1 L 21/02

H 0 1 L 21/02

B

審査請求 未請求 請求項の数7 F D (全 7 頁)

(21) 出願番号 特願平10-208710

(22) 出願日 平成10年7月7日 (1998.7.7)

(71) 出願人 000190149

信越半導体株式会社

東京都千代田区丸の内1丁目4番2号

(72) 発明者 横川 功

群馬県安中市磯部2丁目13番1号 信越半  
導体株式会社半導体磯部研究所内

(72) 発明者 楯 直人

群馬県安中市磯部2丁目13番1号 信越半  
導体株式会社半導体磯部研究所内

(72) 発明者 三谷 清

群馬県安中市磯部2丁目13番1号 信越半  
導体株式会社半導体磯部研究所内

(74) 代理人 100102532

弁理士 好宮 幹夫

(54) 【発明の名称】 S O I ウェーハの製造方法ならびにこの方法で製造される S O I ウェーハ

(57) 【要約】

【課題】 バイポーラデバイスやパワーデバイス用として有用な、良好な膜厚均一性を有し、結晶性に優れた厚膜 S O I 層を有する S O I ウェーハを提供する。

【解決手段】 二枚の単結晶シリコンウェーハのうち、少なくとも一方に酸化膜を形成すると共に、一方のシリコンウェーハの上面から水素イオンまたは希ガスイオンを注入してイオン注入層を形成させた後、該イオンを注入した方の面を酸化膜を介して他方のシリコンウェーハと密着させ、次いで熱処理を加えて該イオン注入層を劈開面として一方のシリコンウェーハを薄膜状に分離して S O I 層を有する S O I ウェーハを作製した後、該 S O I 層上にエピタキシャル層を成長させて厚膜 S O I 層を形成させる S O I ウェーハの製造方法とこの製法により製造された膜厚均一性の高い厚膜 S O I 層を有する S O I ウェーハ。

## 【特許請求の範囲】

【請求項1】 二枚の単結晶シリコンウエーハのうち、少なくとも一方に酸化膜を形成すると共に、一方のシリコンウエーハの上面から水素イオンまたは希ガスイオンを注入してイオン注入層を形成させた後、該イオンを注入した方の面を酸化膜を介して他方のシリコンウエーハと密着させ、次いで熱処理を加えて該イオン注入層を劈開面として一方のシリコンウエーハを薄膜状に分離してSOI層を有するSOIウエーハを作製した後、該SOI層上にエピタキシャル層を成長させて厚膜SOI層を形成させることを特徴とするSOIウエーハの製造方法。

【請求項2】 前記エピタキシャル層成長前のSOIウエーハに、水素を含む還元性雰囲気もしくは塩化水素ガスを含む雰囲気中熱処理を行うことを特徴とする請求項1に記載したSOIウエーハの製造方法。

【請求項3】 前記エピタキシャル層成長前のSOIウエーハのSOI層の膜厚が0.2  $\mu\text{m}$ 以上であることを特徴とする請求項1または請求項2に記載したSOIウエーハの製造方法。

【請求項4】 前記エピタキシャル成長後の厚膜SOI層の膜厚を2  $\mu\text{m}$ 以上とすることを特徴とする請求項1ないし請求項3のいずれか1項に記載したSOIウエーハの製造方法。

【請求項5】 前記請求項1ないし請求項4に記載した製造方法により製造されたことを特徴とするSOIウエーハ。

【請求項6】 前記請求項1ないし請求項4に記載した製造方法において、副生する剥離ウエーハを再処理してシリコンウエーハとして再利用することを特徴とする剥離ウエーハを再利用する方法。

【請求項7】 SOI層上にエピタキシャル層を成長させた厚膜SOIウエーハであって、該エピタキシャル層下部のSOI層中にダメージ層を有することを特徴とする厚膜SOIウエーハ。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明は、イオン注入したウエーハを結合および分離してSOI (Silicon On Insulator) ウエーハを製造する方法(水素イオン剥離法、スマートカット法と呼ばれる技術)で得られるSOI構造ウエーハのSOI層を厚くする方法並びにこの方法で作製されるSOIウエーハに関する。

## 【0002】

【従来の技術】SOIウエーハを作製する方法の代表的な一手法として、2枚の鏡面研磨したシリコンウエーハを酸化膜を介して接着剤を用いることなく結合し、熱処理(通常1000℃～1200℃)を行って結合強度を高めた後、片方のウエーハを薄膜化する、いわゆるウエーハ結合法がある。このウエーハ結合法では、結合され

た2枚のウエーハのうち片方のウエーハを研削やエッチングによりある程度薄膜化した後、更にその表面をメカノケミカル研磨することにより、目的とするSOI層厚に仕上げる事が行なわれている。

【0003】この方法で作製されたSOIウエーハは、SOI層の結晶性や埋め込み酸化膜の信頼性が通常のシリコンウエーハ並みに高いという利点があるが、この製造方法ではSOI層の膜厚の均一性に限界があり、高精度の加工手法を用いても目標膜厚に対して高々 $\pm 0.3 \mu\text{m}$ 程度の面内均一性しか得られないという欠点がある。また、2枚のシリコンウエーハから1枚のSOIウエーハを得ることしかできず、コスト高になるという問題がある。

【0004】最近、新たなSOIウエーハの製造方法として、イオン注入したウエーハを他のウエーハと結合した後に熱処理することにより、イオン注入層で剥離する方法(水素イオン剥離法、スマートカット法と呼ばれる技術)が特開平5-211128号に提案されている。この方法は、2枚のシリコンウエーハのうち、少なくとも一方に酸化膜を形成し、一方のウエーハの一面に水素イオンまたは希ガスイオンを注入し、ウエーハ内部に微小気泡層(封入層)を形成させた後、該イオンを注入した方の面と他方のシリコンウエーハの一面とを酸化膜を介して密着させ、その後500℃以上の熱処理を加えて微小気泡層を劈開面として一方のウエーハを薄膜状に分離し、さらに高温の熱処理を加えて強固に結合してSOIウエーハを作製する技術である。そして、この方法では膜厚均一性が $\pm 0.01 \mu\text{m}$ 以下のSOIウエーハが比較的容易に得られている。

【0005】ところで、SOI層の膜厚が数 $\mu\text{m}$ から数10  $\mu\text{m}$ のいわゆる厚膜SOIウエーハは、バイポーラデバイスやパワーデバイス用として極めて有用であり、今後の成長も大いに期待されている。従来、厚膜SOIウエーハを作製するには、前記ウエーハ結合法により、先ず酸化膜付きウエーハとベアウエーハとを貼り合わせ、1100℃で結合熱処理を行なう。その後、研削および研磨処理して所望の膜厚を持つ厚膜SOIウエーハを作製することになるが、その際、ウエーハ周辺部には未結合部が生じるため、研磨前に未結合部を除去するエッジ処理工程を行なわなければならない、工程が複雑になり、コスト高となってしまう。また、研磨工程だけではSOI層の膜厚の均一性を良くすることができず、特開平5-160074号公報に開示されているPACE (Plasma Assisted Chemical Etching) 法と呼ばれる気相エッチング処理により膜厚を均一化し、鏡面研磨によりヘイズ等の除去を行っていたが、このように気相エッチング後に研磨を行うと却ってSOI層の膜厚の均一性が悪化したり、潜傷やダメージ層が導入され、結晶性が劣化し易いという欠点がある上に、加工コストが高くなってしまうことに交

わりがない。

【0006】一方、水素イオン剥離法では、上記ウエーハ結合法では不可欠であったエッジ処理工程が不要であるため、生産性やコスト面で大きなメリットを有する。しかし、イオン注入装置の加速電圧がイオンの注入深さを決め、これがSOI層の膜厚を決定することになるので、量産機として通常使用されている大電流のイオン注入装置では、装置上の制限により200keV程度の加速電圧が限度であるため、せいぜい2μm程度の膜厚を持つSOI層しか作製できなかった。従って、水素イオン剥離法によりこれ以上の膜厚を有するSOI層を形成するためには、より高加速電圧が得られる大電流のイオン注入装置が必要とされるが、200keVを超えるような高加速電圧が得られる装置では大電流を得ることが難しく、所定の注入量を得るために時間を要することになり、結果的にコストアップに繋がるため、量産レベルでの実用化はされていなかった。また、剥離後のSOI表面の面粗さを改善するために研磨等の工程が必要であるという点においては、PACE法と同様の問題点があった。

【0007】

【発明が解決しようとする課題】そこで、本発明はこのような問題点を鑑みなされたもので、水素イオン剥離法で得られたSOI層上にシリコン膜を形成させて、良好な膜厚均一性を有する厚膜SOIウエーハを生産性よく、低コストで提供することを主たる目的とする。

【0008】

【課題を解決するための手段】上記課題を解決するため本発明の請求項1に記載した発明は、二枚の単結晶シリコンウエーハのうち、少なくとも一方に酸化膜を形成すると共に、一方のシリコンウエーハの上面から水素イオンまたは希ガスイオンを注入してイオン注入層を形成させた後、該イオンを注入した方の面を酸化膜を介して他方のシリコンウエーハと密着させ、次いで熱処理を加えて該イオン注入層を劈開面（剥離面）として一方のシリコンウエーハを薄膜状に分離してSOI層を有するSOIウエーハを作製した後、該SOI層上にエビタキシャル層を成長させて厚膜SOI層を形成させることを特徴とするSOIウエーハの製造方法である。

【0009】このように、水素イオン剥離法によって得られたSOI層を有するSOIウエーハを作製した後、SOI層の劈開面を研磨することなく、該SOI層上にエビタキシャル層を成長させれば、膜厚均一性の良好な、厚膜SOIウエーハを歩留り良く、高い生産性で製造することができる。しかも、エビタキシャル成長前の昇温時にSOIウエーハが水素雰囲気中に曝されることにより、SOI表面の面粗さが改善されるので、エビタキシャル層成長後の厚膜SOI表面の面粗さも良好なものとなる。

【0010】この場合、エビタキシャル層が形成される

SOI層の剥離面には、イオン注入によるダメージ層が多少残ったままエビタキシャル層が形成されるので、請求項7のようにエビタキシャル層下部のSOI層中にダメージ層を有する厚膜SOIウエーハを形成することができ、このダメージ層は重金属等の不純物をデバイス活性層から除去するゲッタリングサイトとして利用できる。

【0011】この場合、請求項2に記載したように、エビタキシャル層成長前のSOIウエーハに、水素を含む還元性雰囲気もしくは塩化水素ガスを含む雰囲気中で熱処理を行えば、SOI層の剥離面に残るダメージ層が除去され、剥離面の面粗さが改善されてからエビタキシャル層を成長することができるので、結晶結晶が極めて少なく、膜厚均一性および表面粗さが良好な高品質の厚膜SOI層を有するSOIウエーハを製造することができる。

【0012】また、チョクラルスキー法（CZ法）により製造されたシリコンウエーハを用いて作製したSOIウエーハの場合、SOI層中にCOP（Crystal Originated Particle）と呼ばれる0.1～0.2μm程度の大きさの空洞型の欠陥が存在するので、SOI層がCOPの大きさより薄いと、エビタキシャル成長工程で使用される水素ガスがCOPを貫通し、埋め込み酸化膜をエッチングしてしまい、結果としてSOIウエーハの特性を劣化してしまう。

【0013】そこで、請求項3に記載したように、エビタキシャル層成長前のSOIウエーハのSOI層の膜厚が0.2μm以上にすることにより、エビタキシャル成長工程中の埋め込み酸化膜がエッチングされるのを確実に防ぐことができる。

【0014】この場合、請求項4に記載したように、エビタキシャル成長後の厚膜SOI層の膜厚を2μmを超えるものとするのが望ましい。このようにして、厚膜のSOI層を形成すると、バイポーラデバイスやパワーデバイス用として極めて有用な膜厚均一性の良好な、厚膜SOI層を生産性よく、低コストで作製することができる。

【0015】次に、本発明の請求項5に記載した発明は、前記請求項1ないし請求項4に記載した製造方法により製造されたことを特徴とするSOIウエーハである。このようなSOIウエーハは、膜厚均一性が良好なSOIウエーハであり、バイポーラデバイスやパワーデバイス用として極めて有用な電気特性に優れたSOIウエーハとなる。

【0016】そして、本発明の請求項6に記載した発明は、前記請求項1ないし請求項4に記載した製造方法において、副生する剥離ウエーハを再処理してシリコンウエーハとして再利用することを特徴とする剥離ウエーハを再利用する方法である。このように、本発明の水素イオン剥離法においても、副生した剥離ウエーハに適切な

10

20

30

40

50

再処理を施して、シリコンウエーハとして再利用することができるので、結果として高品質の厚膜SOI層を有するSOIウエーハの歩留り、生産性の向上とコストダウンを図ることができる。

【0017】

【発明の実施の形態】以下、本発明の実施の形態を図面を参照しながら説明するが、本発明はこれらに限定されるものではない。ここで、図1はエピタキシャル成長工程を含むイオン注入したウエーハを結合及び分離してSOIウエーハを製造する方法によるSOIウエーハの製造工程の一例を示すフロー図である。この水素イオン剥離法には、例えば処理工程順序の違いから大きく分けてA法とB法とがあり、先ずA法から、本発明の厚い膜厚のSOIウエーハを製造する方法を説明する。

【0018】図1の(1)に示したA法の工程1では、2枚のシリコン鏡面ウエーハを準備するものであり、デバイスの仕様に合ったウエーハ20、21を準備する。工程2では、そのうちの少なくとも一方のウエーハ、ここではウエーハ20を熱酸化し、その表面に約0.1 $\mu$ m～2.0 $\mu$ m厚の酸化膜30を形成する。図では、表面側

にのみ酸化膜が形成されているが、ウエーハ20の全体の表面に酸化膜を形成しても良い。【0019】工程3では、もう一方のウエーハ21の片面に対して水素イオンまたは希ガスイオンを注入し、イオンの平均進入深さにおいて表面に平行な微小気泡層(封入層)40を形成させるもので、この注入温度は25～450℃が好ましい。ここでは、イオン注入装置の加速電圧がイオンの注入深さを決め、これが剥離後のSOI層の膜厚を決めることになるが、イオン注入装置の加速電圧には装置上の制限があるので、現状では200keV程度の加速電圧で例えば水素イオンの場合、2 $\mu$ m程度の膜厚が上限である。

【0020】工程4は、水素イオンを注入したウエーハ21の水素イオン注入面にウエーハ20の酸化膜30の面を重ね合せて密着させる工程であり、常温の清浄な雰囲気下で2枚のウエーハの表面同士を接触させることにより、接着剤等を用いることなくウエーハ同士が接着する。

【0021】次に、工程5では、封入層40を境界として上部シリコン(剥離ウエーハ)28と下部SOIウエーハ10(SOI層25+埋込み酸化膜26+ベースウエーハ27)に分離する剥離熱処理工程で、不活性ガス雰囲気下約500℃以上の温度で熱処理を加えれば、結晶の再配列と気泡の凝集とによって剥離ウエーハと下部SOIウエーハに分離される。このように本発明では、工程5において剥離ウエーハ28が副生される。

【0022】そして、工程6では、前記工程4の密着工程で密着させたウエーハ同士の結合力で、そのままデバイス工程で使用するには弱いので、SOIウエーハ10に熱処理を施し結合強度を十分なものとする必要があ

るが、この熱処理は不活性ガス雰囲気下、または酸化性ガス雰囲気下、1050℃～1200℃で30分から2時間の範囲で行うことが好ましい。

【0023】なおこの場合、上記工程5の剥離熱処理と工程6の結合熱処理を連続的に実施しても構わないし、また、工程5の剥離熱処理と工程6の結合熱処理を同時に兼ねるものとして行ってもよい。ここまでの工程は、通常の水素イオン剥離法によるSOIウエーハの製造方法と変わりがない。

【0024】次に、工程7は、水素イオン剥離法によって得られたSOI層25の表面である劈開面50の上にエピタキシャル層を成長させてSOI層の膜厚を2 $\mu$ mを超えて所望の膜厚まで成長させる工程である。尚、A法の場合、剥離熱処理後のSOIウエーハ10の外周部には、酸化膜30(埋込み酸化膜26)が露出している領域(未結合部)があるので、エピタキシャル成長前に予めフッ酸水溶液等により除去しておく必要がある。エピタキシャル層成長後、最終的に得られたSOIウエーハ10は、総膜厚が数 $\mu$ m～数10 $\mu$ mの厚膜SOI層60と埋込み酸化膜26とベースウエーハ27から構成されたものとなっている。

【0025】エピタキシャル成長には、通常行なわれているCVD法により、例えば、1100～1200℃でSiCl<sub>4</sub>、あるいはSiHCl<sub>3</sub>、SiH<sub>2</sub>Cl<sub>2</sub>、SiH<sub>4</sub>等を水素還元してSiを析出させ、用いたシリコンウエーハの結晶方位どろりにエピタキシャル成長させればよい。或は分子線エピタキシー法(MBE法)により、超高真空(10<sup>-8</sup>～10<sup>-11</sup>)下、600～900℃の低温でエピタキシャル成長させてもよい。

【0026】ここまでの工程において、工程5・工程6・工程7の順序を工程5・工程7・工程6の順序に変えることもできる。また、工程6の結合熱処理と工程7のエピタキシャル成長を連続的に行なうか、あるいは同時に兼ねるものとして行なってもよい。例えば、通常のエピタキシャル成長工程は、前記したように、ほぼ100%水素雰囲気中で1000～1200℃まで昇温した後、反応ガスを流してエピタキシャル層を堆積するので、これだけでもエピタキシャル成長と同時に結合強度が高められる結果となるし、あるいは反応温度付近の温度まで昇温してから水素雰囲気中または塩化水素ガスを混合した雰囲気中で一定時間保持してSOI表面のダメージ層をエッチングした後、連続的にエピタキシャル層の堆積を行っても、結果的に結合強度は高められる。この場合、工程6と工程7は、同一のエピタキシャル装置で連続的あるいは同時に実施することになり、生産性やコスト面で非常に有利である。

【0027】このように、水素イオン剥離法によって得られたSOI層の劈開面にシリコンのエピタキシャル成長を行えば、SOI層として総膜厚数 $\mu$ m～数10 $\mu$ mの厚膜SOI層が比較的容易に得ることができると共

に、膜厚の均一性が良好で、結晶欠陥の殆どない電気特性に優れたSOIウエーハ、あるいはSOI層にゲッタリングサイトを有し、重金属汚染に強いSOIウエーハを作製することができる。

【0028】続いてB法によるSOIウエーハの製造方法を述べる。B法の工程1では、2枚のシリコン鏡面ウエーハを準備するものであり、デバイスの仕様に合ったウエーハ22、23を準備する。工程2では、そのうちの少なくとも一方のウエーハを熱酸化し、その表面に約0.1 $\mu$ m～2.0 $\mu$ m厚の酸化膜31を形成する。工程3では、ウエーハ23の酸化膜31面に対して水素イオンまたは希ガスイオンを注入し、イオンの平均進入深さにおいて表面に平行な微小気泡層（封入層）41を形成させる。この注入温度は25～450℃が好ましい。

【0029】工程4は、水素イオン注入したウエーハ23の水素イオン注入面である酸化膜31の面にシリコンウエーハ22を重ね合わせる工程であり、常温の清浄な雰囲気下で2枚のウエーハの表面同士を接触させることにより、接着剤等を用いることなくウエーハ同士が接着する。次に、工程5から工程7までは、A法と同様の処理工程を経て、膜厚の均一性が良好で結晶欠陥がなく、厚膜SOI層を有するSOIウエーハが得られる。

【0030】次に、本発明の工程8は、剥離ウエーハの再利用の工程であり、工程5の剥離熱処理工程で副生した剥離ウエーハ28をシリコンウエーハとして再利用する工程である。A法或はB法のいずれの方法で副生したものでも再利用することができる。この再利用工程は、剥離ウエーハの品質によって適切な再処理工程が編成されるもので、例えば、剥離ウエーハの外周に未結合部と酸化膜による段差が残っている場合或はダメージ層が残存している場合には、剥離面を研磨する研磨工程が組み込まれることになる。また、表面のダメージ層を除去し、表面粗さを改善するために、水素を含む還元性雰囲気下の熱処理を行うようにしてもよい。

【0031】

【実施例】以下、本発明の実施例を挙げて具体的に説明するが、本発明はこれらに限定されるものではない。

（実施例1）導電型がp型で抵抗率が10 $\Omega \cdot \text{cm}$ 、直径150mm、結晶軸<100>、厚さ625 $\mu$ mのCZシリコン鏡面ウエーハを2枚準備し、図1に示したB法の工程1～8に従って先ず、水素イオン剥離法によりSOI層の厚さが0.5 $\mu$ mのSOIウエーハを作製し、次いでCVD法によりエピタキシャル成長させて総膜厚2.0 $\mu$ mの厚膜SOI層を有するSOIウエーハを製造した。

【0032】SOIウエーハを製造する主な処理条件は次の通りである。

a) 工程2の酸化膜厚：80nm

b) 工程3の水素注入条件：H<sup>+</sup>イオン、注入エネルギー：67keV

注入線量：8 $\times 10^{15}/\text{cm}^2$

c) 工程5の剥離熱処理条件：N<sub>2</sub>ガス雰囲気下、500℃、30分、

d) 工程6の結合熱処理：なし（工程7と兼ねる）、

e) 工程7のCVD法エピタキシャル成長工程：H<sub>2</sub>ベーク（H<sub>2</sub>雰囲気、1110℃、60秒）、エピタキシャル層デポジション（SiHCl<sub>3</sub>+H<sub>2</sub>、1110℃、60秒）。

【0033】こうして工程5では、水素イオン剥離法により、0.5 $\mu$ m厚さのSOI層が形成され、工程7では、CVD法により1.5 $\mu$ mエピタキシャル成長させて総膜厚2.0 $\mu$ mの厚膜SOI層を形成した。

【0034】また、工程5の剥離熱処理後の剥離したままのSOIウエーハのSOI層の膜厚均一性と表面粗さを求めた。膜厚測定は反射分光法で行ない、SOIウエーハの面内を外周から10mmを除いて、2mmピッチで数千点測定し、RMS値（自乗平均平方根値）で表した。その結果、剥離熱処理後のSOI層の膜厚のシグマ（標準偏差）は、0.6nmであり、従って、膜厚均一性（3シグマ）は $\pm 1.8$ nmであった。表面粗さは、原子間力顕微鏡により1 $\mu$ m角で測定したところ、RMS値（自乗平均平方根粗さ）で、約7.6nmであった。一方、工程7のエピタキシャル成長後のSOI層の膜厚分布を測定したところ、膜厚のシグマ（標準偏差）は、18.4nmであり、従って、膜厚均一性（3シグマ）は $\pm 55.4$ nmで、エピタキシャル成長により膜厚の均一性は若干悪化した。通常のウエーハ結合法の $\pm 0.3\mu$ mと比べると、極めて良好であることがわかった。また、表面粗さはRMS値で約0.29nmと極めて良好であった。

【0035】エピタキシャル成長後にSOIウエーハを4分割し、SOI層中の深さ方向の欠陥密度を測定した。測定方法は、4分割したウエーハをKOH水溶液によるエッチングで表面からそれぞれ1.5、1.0、0.5、0 $\mu$ mのエッチングをした後、これらをH. Gasseらにより開示された四段セコエッチング法（J. Electrochem. Soc., 140, p 1713, 1993）を行った後、顕微鏡観察して、その表面に存在するビット密度をカウントすることによって測定した。その結果、どの深さにおいても欠陥密度は10<sup>3</sup>/cm<sup>2</sup>以下であり、通常のパルクウエーハと同等以下の極めて良好な値を示した。

【0036】（実施例2）エピタキシャル成長する膜厚を6.5 $\mu$ mとし、H<sub>2</sub>ベーク（ほぼ100%水素雰囲気での熱処理）をせずに、エピタキシャル層を堆積した以外は、実施例1と同様の条件で総膜厚7.0 $\mu$ mのSOIウエーハを作製した。エピタキシャル層の表面粗さはRMS値で約0.33nmと極めて良好であった。

【0037】このウエーハを4分割し、その内1枚を通常の選択エッチング（セコエッチング）により表面から

1 μm エッチングして顕微鏡観察し、表面の欠陥密度を測定したが、積層欠陥等の欠陥は観察されなかった。残りの3枚は、実施例1と同様の方法で、SOI層中の深さ方向の欠陥密度を測定した。ただし、KOH水溶液によるエッチング除去量は、5.0、6.0、6.5 μm とした。その結果、エッチング量が5.0、6.0 μm の2枚については実施例1と同様に欠陥密度は $10^3 / \text{cm}^2$  以下であったが、エッチング量が6.5 μm (エピタキシャル層の成長界面までエッチング) のウエーハは、 $7 \times 10^3 / \text{cm}^2$  の欠陥密度があった。これは、エピタキシャル層の成長界面下部のSOI層に水素イオン注入時のダメージが残っていることを示しており、このダメージ層を、重金属等の不純物をデバイス活性層から除去するゲッタリングサイトとして利用できることがわかった。

【0038】尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

【0039】

【発明の効果】以上説明したように、本発明によれば、バイポーラデバイスやパワーデバイス用として有用な、SOI層の膜厚の均一性が良好で、結晶性と電気特性に優れた厚膜SOI層を有するSOIウエーハ、あるいは

SOI層内にゲッタリングサイトを有し、重金属汚染に強いSOIウエーハを比較的容易に低コストで製造することができる。また、薄膜化や、面粗さを改善するための研磨工程が不要となり、水の使用量の低減や、研磨スラリ等の産業廃棄物が低減されるため、環境への悪影響を抑制できる。また、ウエーハ周辺の未結合部を除去する工程もなくなったので生産性と歩留りが向上し、大幅なコストダウンが可能となった。さらに副生される剥離ウエーハをシリコンウエーハとして再利用することが可能となり、一層コストダウンが図られる。


【図面の簡単な説明】

【図1】本発明のSOIウエーハの製造工程の一例を示すフロー図である。

【符号の説明】

1…2枚の鏡面研磨ウエーハを準備する工程、2…一方のウエーハを酸化する工程、3…水素イオンを注入する工程、4…水素イオン注入面に他のウエーハを重ね合せ密着させる工程、5…剥離熱処理工程、6…ウエーハ結合熱処理工程、7…エピタキシャル成長工程、8…再利用工程、10…SOIウエーハ、20、21、22、23…鏡面研磨シリコンウエーハ、25…SOI層、26…埋め込み酸化膜、27…ベースウエーハ、28…剥離ウエーハ、30、31…酸化膜、40、41…水素イオン注入微小気泡層(封入層)、50…劈開面、60…厚膜SOI層。

【図1】





**PATENT ABSTRACTS OF JAPAN**

(11)Publication number : 2000-030995

(43)Date of publication of application : 28.01.2000

(51)Int.Cl.

H01L 21/02

(21)Application number : 10-208710

(71)Applicant : SHIN ETSU HANDOTAI CO LTD

(22)Date of filing : 07.07.1998

(72)Inventor : YOKOGAWA ISAO  
TATE NAOTO  
MITANI KIYOSHI**(54) MANUFACTURE OF SOI WAFER AND SOI WAFER MANUFACTURED THEREBY****(57)Abstract:**

**PROBLEM TO BE SOLVED:** To provide an SOI wafer which has a thick SOI layer having a good uniformity in thickness and an excellent crystallinity, and therefore is useful for a bipolar device and a power device.

**SOLUTION:** At least one of two single crystal silicon wafers is formed with an oxide film and the other one is injected from an upper face with hydrogen ions or noble gas ions and formed with an ion implanted layer. After that, the ion implanted wafer is airtightly adhered at the ion injected face to the other wafer through the oxide film. Then, the combined wafer is heat-treated and one of the wafers is separated into a thin film with the ion injected layer as a cleaved face to manufacture an SOI wafer having an SOI layer. After that, an epitaxial layer is grown on the SOI layer to form a thick SOI layer.

**LEGAL STATUS**

[Date of request for examination]

26.04.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3358550

[Date of registration]

11.10.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

**\* NOTICES \***

**JPO and NCIPi are not responsible for any damages caused by the use of this translation.**

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. \*\*\*\* shows the word which can not be translated.
3. In the drawings, any words are not translated.

---

**CLAIMS**

---

[Claim(s)]

[Claim 1] While forming an oxide film at least in one side among two single-crystal-silicon wafers After pouring in a hydrogen ion or rare gas ion from the top face of one silicon wafer and making an ion-implantation layer form, The field of the direction which poured in this ion is stuck with the silicon wafer of another side through an oxide film. Subsequently, the manufacture approach of the SOI wafer which adds heat treatment and is characterized by growing up an epitaxial layer and making a thick-film SOI layer form on this SOI layer after producing the SOI wafer which separates one silicon wafer in the shape of a thin film, and has a SOI layer by making this ion-implantation layer into a cleavage plane.

[Claim 2] The manufacture approach of the SOI wafer indicated to claim 1 characterized by heat-treating in the ambient atmosphere containing the reducing atmosphere or hydrogen chloride gas which contains hydrogen in the SOI wafer before said epitaxial layer growth.

[Claim 3] The manufacture approach of the SOI wafer indicated to claim 1 or claim 2 characterized by the thickness of the SOI layer of the SOI wafer before said epitaxial layer growth being 0.2 micrometers or more.

[Claim 4] The manufacture approach of the SOI wafer indicated in any 1 term of claim 1 characterized by setting thickness of the thick-film SOI layer after said epitaxial growth to 2 micrometers or more thru/or claim 3.

[Claim 5] The SOI wafer characterized by being manufactured by the manufacture approach indicated to said claim 1 thru/or claim 4.

[Claim 6] How to reuse the exfoliation wafer characterized by reworking the exfoliation wafer which carries out a byproduction in the manufacture approach indicated to said claim 1 thru/or claim 4, and reusing as a silicon wafer.

[Claim 7] The thick-film SOI wafer which is way a thick film SOI which grew up the epitaxial layer on the SOI layer, and is characterized by having a damage layer in the SOI layer of this epitaxial layer lower part.

---

[Translation done.]

**\* NOTICES \***

**JPO and NCIPi are not responsible for any damages caused by the use of this translation.**

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

---

**DETAILED DESCRIPTION**

---

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the SOI wafer produced by this approach by the approach list which thickens the SOI layer of the SOI structure wafer obtained by the approach (technique called the hydrogen ion exfoliating method and the smart cutting method) of combining and separating the wafer which carried out the ion implantation, and manufacturing a SOI (Silicon OnInsulator) wafer.

[0002]

[Description of the Prior Art] As a typical way method of the approach of producing a SOI wafer, two silicon wafers which carried out mirror polishing are combined, without using adhesives through an oxide film, and after heat-treating (usually 1000 degrees C - 1200 degrees C) and raising bond strength, there is the so-called wafer joining-together method which thin-film-izes wafer of one of the two. this wafer joining-together method -- if -- after thin-film-izing wafer of one of the two to some extent by grinding or etching between two combined wafers, making the SOI thickness made into the purpose is performed by carrying out mechanochemical polishing of that front face further.

[0003] Although there is an advantage that the SOI wafer produced by this approach is expensive as much as [ usual in the crystallinity of a SOI layer or the dependability of an embedding oxide film ] a silicon wafer, by this manufacture approach, a limitation is in the homogeneity of the thickness of a SOI layer, and there is a fault that only the homogeneity within a field of at most about \*\*0.3 micrometers is acquired to target thickness even if it uses the highly precise processing technique. Moreover, it can only perform obtaining one SOI wafer from two silicon wafers, but there is a problem of becoming cost quantity.

[0004] Recently, the approach (technique called the hydrogen ion exfoliating method and the smart cutting method) of exfoliating in an ion-implantation layer is proposed by JP,5-211128,A as the manufacture approach of a new SOI wafer by heat-treating, after combining with other wafers the wafer which carried out the ion implantation. This approach forms an oxide film at least in one side between two silicon wafers. A hydrogen ion or rare gas ion is poured into one principal plane of one wafer. After making a minute air-bubbles layer (enclosure layer) form in the interior of a wafer, the field of the direction and one principal plane of the silicon wafer of another side which poured in this ion are stuck through an oxide film. It is the technique which adds heat treatment of 500 degrees C or more after that, separates one wafer in the shape of a thin film by making a minute air-bubbles layer into a cleavage plane, adds further hot heat treatment, joins together firmly, and produces a SOI wafer. And by this approach, thickness homogeneity is acquired comparatively easily [ a SOI wafer \*\*0.01 micrometers or less ].

[0005] By the way, several micrometers to several 10 micrometers so-called thick-film SOI wafer has the very useful thickness of a SOI layer as a bipolar device or an object for power devices, and future growth is also expected very much. In order to produce a thick-film SOI wafer conventionally, heat-of-linkage processing is first performed for a wafer with an oxide film, and BEAUEHA at lamination and 1100 degrees C by said wafer joining-together method. Then, although grinding and the thick-film SOI wafer which carries out polish processing and has desired thickness will be produced, since the uncombined section arises in a wafer periphery in that case, before polish, edge down stream processing which removes the uncombined section must be performed, and a process will become complicated and will become cost quantity. Moreover, homogeneity of the thickness of a SOI layer cannot be improved only at a polish process. PACE (Plasma Assisted Chemical Etching) currently indicated by JP,5-160074,A, although thickness was equalized by gas-phase-etching

processing called law and mirror polishing was removing Hayes etc. Thus, there is no change in the homogeneity of the thickness of a SOI layer getting worse on the contrary, if it grinds after gas phase etching, or \*\*\*\* and a damage layer being introduced, the fault that crystallinity tends to deteriorate being upwards, and processing cost becoming high.

[0006] On the other hand, by the hydrogen ion exfoliating method, by the above-mentioned wafer joining-together method, since indispensable edge down stream processing is unnecessary, it has productivity and a big merit in respect of cost. However, since the acceleration voltage of ion implantation equipment would determine the impregnation depth of ion and this would determine the thickness of a SOI layer, in the ion implantation equipment of the high current usually used as a mass-production machine, only the SOI layer which has the thickness which is about at most 2 micrometers by the limit on equipment since the acceleration voltage of 200keV extent is a limit was producible. Therefore, in order to form the SOI layer which has the thickness beyond this by the hydrogen ion exfoliating method, the ion implantation equipment of a high current with which high acceleration voltage is obtained more was needed, but since the equipment from which high acceleration voltage which exceeds 200keV is obtained would take time amount in order that it may be difficult to acquire a high current and it may obtain a predetermined injection rate, and it led to a cost rise as a result, utilization on mass-production level was not carried out. moreover, the point that processes, such as polish, are required in order to improve the field granularity on the front face of SOI after exfoliation -- setting -- PACE -- there was the same trouble as law.

[0007]

[Problem(s) to be Solved by the Invention] Then, it sets it as the main purpose that productivity of this invention is good and it offers the thick-film SOI wafer which was made in view of such a trouble, is made to form the silicon film on the SOI layer obtained by the hydrogen ion exfoliating method, and has good thickness homogeneity by low cost.

[0008]

[Means for Solving the Problem] Invention indicated to claim 1 of this invention in order to solve the above-mentioned technical problem While forming an oxide film at least in one side among two single-crystal-silicon wafers After pouring in a hydrogen ion or rare gas ion from the top face of one silicon wafer and making an ion-implantation layer form, The field of the direction which poured in this ion is stuck with the silicon wafer of another side through an oxide film. Subsequently, after producing the SOI wafer which adds heat treatment, separates one silicon wafer in the shape of a thin film by making this ion-implantation layer into a cleavage plane (stripped plane), and has a SOI layer, It is the manufacture approach of the SOI wafer characterized by growing up an epitaxial layer and making a thick-film SOI layer form on this SOI layer.

[0009] Thus, if an epitaxial layer is grown up on this SOI layer, without grinding the cleavage plane of a SOI layer after producing the SOI wafer which has the SOI layer obtained by the hydrogen ion exfoliating method, the yield is good and a thick-film SOI wafer with good thickness homogeneity can be manufactured for high productivity. And since the field granularity on the front face of SOI is improved by putting a SOI wafer to a hydrogen ambient atmosphere at the time of the temperature up in front of epitaxial growth, the field granularity of the thick-film SOI front face after epitaxial layer growth will also become good.

[0010] In this case, since an epitaxial layer is formed in the stripped plane of a SOI layer in which an epitaxial layer is formed while the damage layer by the ion implantation had remained somewhat, the thick-film SOI wafer which has a damage layer can be formed into the SOI layer of the epitaxial layer lower part like claim 7, and this damage layer can be used as a gettering site which removes impurities, such as heavy metal, from a device barrier layer.

[0011] In this case, if it heat-treats in the ambient atmosphere containing the reducing atmosphere or hydrogen chloride gas which contains hydrogen in the SOI wafer before epitaxial layer growth as indicated to claim 2 Since an epitaxial layer can be grown up after the damage layer which remains in the stripped plane of a SOI layer is removed and the field granularity of a stripped plane is improved, there are very few crystal crystals and the SOI wafer with which thickness homogeneity and surface roughness have the thick-film SOI layer of good high quality can be manufactured.

[0012] In moreover, the case of the SOI wafer produced using the silicon wafer manufactured by the Czochralski method (CZ process) Since the defect of a cavernous mold with a magnitude of about 0.1-0.2 micrometers called COP (Crystal Originated Particle) into a SOI layer exists If a SOI layer is thinner than the magnitude of

COP, the hydrogen gas used at an epitaxial growth process will penetrate COP, will etch an embedding oxide film, and will deteriorate the property of a SOI wafer as a result.

[0013] Then, as indicated to claim 3, when the thickness of the SOI layer of the SOI wafer before epitaxial layer growth makes it 0.2 micrometers or more, it can prevent certainly etching the embedding oxide film in an epitaxial growth process.

[0014] In this case, as indicated to claim 4, it is desirable to exceed 2 micrometers for the thickness of the thick-film SOI layer after epitaxial growth. Thus, if the SOI layer of a thick film is formed, productivity is good and a thick-film SOI layer with good thickness homogeneity very useful as a bipolar device or an object for power devices can be produced by low cost.

[0015] Next, invention indicated to claim 5 of this invention is a SOI wafer characterized by being manufactured by the manufacture approach indicated to said claim 1 thru/or claim 4. Thickness homogeneity is a good SOI wafer and such a SOI wafer turns into a SOI wafer excellent in the electrical property very useful as a bipolar device or an object for power devices.

[0016] And invention indicated to claim 6 of this invention is the approach of reusing the exfoliation wafer characterized by reworking the exfoliation wafer which carries out a byproduction and reusing as a silicon wafer in the manufacture approach indicated to said claim 1 thru/or claim 4. Thus, also in the hydrogen ion exfoliating method of this invention, since suitable reprocessing for the exfoliation wafer which carried out the byproduction can be performed and it can reuse as a silicon wafer, the improvement and the cost cut of the yield of a SOI wafer and productivity which have the thick-film SOI layer of high quality as a result can be aimed at.

[0017]

[Embodiment of the Invention] Although the gestalt of operation of this invention is explained hereafter, referring to a drawing, this invention is not limited to these. Here, drawing 1 is the flow Fig. showing an example of the production process of the SOI wafer by the approach of combining and separating the wafer including an epitaxial growth process which carried out the ion implantation, and manufacturing a SOI wafer. this hydrogen ion exfoliating method -- from the difference for example, in down-stream-processing sequence -- large -- dividing -- A -- law and B -- law -- it is -- first -- A -- how to manufacture the SOI wafer of the thick thickness of this invention from law is explained.

[0018] At the process 1 of A law shown in (1) of drawing 1, two silicon mirror plane wafers are prepared and the wafers 20 and 21 suitable for the specification of a device are prepared. At a process 2, one [ at least ] wafer of them is oxidized thermally, a wafer 20 is oxidized thermally here, and the oxide film 30 of about 0.1 micrometers - 2.0 micrometer thickness is formed in the front face. By a diagram, an oxide film may be formed in the front face of the whole wafer 20 although the oxide film is formed only in the front-face side.

[0019] Pour in a hydrogen ion or rare gas ion to one side of another wafer 21, the minute air-bubbles layer (enclosure layer) 40 parallel to a front face is made to form in the average penetration depth of ion at a process 3, and this impregnation temperature has desirable 25-450 degrees C. Although the acceleration voltage of ion implantation equipment will determine the impregnation depth of ion and will determine the thickness of the SOI layer after this exfoliating here, since the acceleration voltage of ion implantation equipment has the limit on equipment, in the case of a hydrogen ion, in the present condition, about 2-micrometer thickness is an upper limit in the acceleration voltage of 200keV extent.

[0020] A process 4 is a process which piles up and sticks the field of the oxide film 30 of a wafer 20 to the hydrogen ion impregnation side of the wafer 21 which poured in the hydrogen ion, and wafers paste it up by contacting the front faces of two wafers under the pure ambient atmosphere of ordinary temperature, without using adhesives etc.

[0021] Next, at a process 5, by the exfoliation heat treatment process divided into up silicon (exfoliation wafer) 28 and the lower SOI wafer 10 (SOI layer 25+ pad oxide film 26+ base wafer 27) bordering on the enclosure layer 40, if heat treatment is added at the temperature of about 500 degrees C or more under an inert gas ambient atmosphere, the rearrangement of a crystal and condensation of air bubbles will separate into an exfoliation wafer and a lower SOI wafer. Thus, in this invention, the byproduction of the exfoliation wafer 28 is carried out in a process 5.

[0022] And although it is necessary to heat-treat to the SOI wafer 10 and to make bond strength into sufficient thing at a process 6 in the bonding strength of the wafers which are the adhesion processes of said process 4 and were stuck since it is weak for using it at a device process as it is, it is desirable to perform this heat treatment in

2 hours from 30 minutes at 1050 degrees C - 1200 degrees C under an inert gas ambient atmosphere or a oxidizing gas ambient atmosphere.

[0023] In addition, you may carry out as what may carry out continuously exfoliation heat treatment of the above-mentioned process 5, and heat-of-linkage processing of a process 6 in this case, and serves as exfoliation heat treatment of a process 5, and heat-of-linkage processing of a process 6 to coincidence. The process so far does not have the manufacture approach of a SOI wafer and change by the usual hydrogen ion exfoliating method.

[0024] Next, a process 7 is a process which grows up an epitaxial layer and grows up the thickness of a SOI layer to desired thickness exceeding 2 micrometers on the cleavage plane 50 which is a front face of the SOI layer 25 obtained by the hydrogen ion exfoliating method. In addition, since there is a field (uncombined section) which the oxide film 30 (embedding oxide film 26) has exposed in the periphery section of the SOI wafer 10 after exfoliation heat treatment in the case of A law, a fluoric acid water solution etc. needs to remove beforehand before epitaxial growth. The SOI wafer 10 finally obtained consisted of the thick-film SOI layer 60 and the pad oxide film 26 whose total thickness is several micrometers - 10 micrometers of numbers, and a base wafer 27 after epitaxial layer growth.

[0025] the CVD method usually performed in epitaxial growth -- for example, 1100-1200 degrees C --  $\text{SiCl}_4$  or  $\text{SiHCl}_3$ ,  $\text{SiH}_2\text{Cl}_2$ , and  $\text{SiH}_4$  etc. -- what is necessary is to carry out hydrogen reduction, to deposit Si and just to carry out epitaxial growth only of the method of a crystal of the used silicon wafer to \*\* what Or by the molecular beam epitaxy method (MBE law), epitaxial growth may be carried out at 600-900-degree C low temperature under an ultra-high vacuum (10<sup>-8</sup> to 10<sup>-11</sup>).

[0026] In the process so far, the sequence of process 5, process 6, and a process 7 is also changeable in order of process 5, process 7, and a process 6. Moreover, you may carry out as that as which performs continuously heat-of-linkage processing of a process 6, and epitaxial growth of a process 7, or it serves to coincidence. For example, since it passes reactant gas and deposits an epitaxial layer after carrying out the temperature up of the usual epitaxial growth process to 1000-1200 degrees C in about 100% hydrogen ambient atmosphere as described above At least this brings a result to which bond strength is raised simultaneously with epitaxial growth, and Or after carrying out a temperature up to the temperature near reaction temperature, carrying out fixed time amount maintenance in the ambient atmosphere which mixed the inside of a hydrogen ambient atmosphere, or hydrogen chloride gas and etching the damage layer on the front face of SOI, even if it deposits an epitaxial layer continuously, bond strength is raised as a result. In this case, a process 6 and a process 7 will be carried out to continuous or coincidence with the same epitaxial equipment, and are very advantageous in respect of productivity or cost.

[0027] Thus, if epitaxial growth of silicon is performed to the cleavage plane of the SOI layer obtained by the hydrogen ion exfoliating method, while the thick-film SOI layer of the total several micrometers thickness - 10 micrometers of numbers can obtain comparatively easily as a SOI layer, the homogeneity of thickness is good, has a gettering site in the SOI wafer excellent in the electrical property which does not almost have a crystal defect, or a SOI layer, and can produce a SOI wafer strong against heavy metal contamination.

[0028] Then, the manufacture approach of the SOI wafer by B law is described. At the process 1 of B law, two silicon mirror plane wafers are prepared and the wafers 22 and 23 suitable for the specification of a device are prepared. At a process 2, one [ at least ] wafer of them is oxidized thermally, and the oxide film 31 of about 0.1 micrometers - 2.0 micrometer thickness is formed in the front face. A hydrogen ion or rare gas ion is poured in to the 31st page of the oxide film of a wafer 23, and the minute air-bubbles layer (enclosure layer) 41 parallel to a front face is made to form in the average penetration depth of ion at a process 3. This impregnation temperature has desirable 25-450 degrees C.

[0029] A process 4 is a process which lays the silicon wafer 22 on top of the field of the oxide film 31 which is the hydrogen ion impregnation side of the wafer 23 which carried out hydrogen ion impregnation, and wafers paste it up by contacting the front faces of two wafers under the pure ambient atmosphere of ordinary temperature, without using adhesives etc. Next, through the down stream processing as A law with a process 5 to the same process 7, the homogeneity of thickness is good, there is no crystal defect, and the SOI wafer which has a thick-film SOI layer is obtained.

[0030] Next, the process 8 of this invention is a process of reuse of an exfoliation wafer, and is a process which reuses the exfoliation wafer 28 which carried out the byproduction by the exfoliation heat treatment process of a

process 5 as a silicon wafer. What carried out the byproduction by which approach of A law or B law is reusable. The polish process at which this reuse process grinds a stripped plane when suitable reprocessing steps are composed according to the quality of an exfoliation wafer and the level difference according [ for example, ] to the uncombined section and an oxide film remains in the periphery of an exfoliation wafer, or when the damage layer remains will be incorporated. Moreover, in order to remove a surface damage layer and to improve surface roughness, it may be made to perform heat treatment under the reducing atmosphere containing hydrogen.

[0031]

[Example] Although the example of this invention is given and being explained concretely hereafter, this invention is not limited to these.

(Example 1) B which resistivity prepared [ the conductivity type ] 10 ohm-cm, the diameter of 150mm, a crystallographic axis <100>, and two CZ silicon mirror plane wafers with a thickness of 625 micrometers with p mold, and was shown in drawing 1 -- according to the processes 1-8 of law, the SOI wafer whose thickness of a SOI layer is 0.5 micrometers was first produced by the hydrogen ion exfoliating method, and the SOI wafer which is subsequently made to carry out epitaxial growth with a CVD method, and has the thick-film SOI layer of the 2.0 micrometers of the total thickness be manufactured.

[0032] The main processing conditions which manufacture a SOI wafer are as follows.

a) oxide-film thickness [ of a process 2 ]: -- hydrogen impregnation condition [ of the 80nmb process 3 ]: -- H<sup>+</sup> ion -- impregnation energy: -- 67keV impregnation dosage: -- exfoliation heat treatment condition [ of the 8x10<sup>16</sup>-/cm<sup>2</sup>c process 5 ]: -- N<sub>2</sub> Under a gas ambient atmosphere Heat-of-linkage processing of 500 degrees C, 30 minutes, and the d process 6: CVD method epitaxial growth process:H<sub>2</sub> of nothing (it serves with a process 7), and the e process 7 BEKU (H<sub>2</sub> an ambient atmosphere, 1110 degrees C, 60 seconds), epitaxial layer deposition (SiHCl<sub>3</sub>+H<sub>2</sub>, 1110 degrees C, 60 seconds).

[0033] In this way, at the process 5, the SOI layer of 0.5-micrometer thickness was formed by the hydrogen ion exfoliating method, in the process 7, 1.5-micrometer epitaxial growth was carried out with the CVD method, and the thick-film SOI layer of the 2.0 micrometers of the total thickness was formed.

[0034] Moreover, it asked for the thickness homogeneity of the SOI layer of a SOI [ having exfoliated after exfoliation heat treatment of a process 5 ] wafer, and surface roughness. Thickness measurement was performed by reflective spectroscopy, measured the inside of the field of a SOI wafer thousands of points in 2mm pitch except for 10mm from the periphery, and expressed it with the RMS value (square mean square root value). Consequently, the sigma (standard deviation) of the thickness of the SOI layer after exfoliation heat treatment was 0.6nm, therefore thickness homogeneity (three sigmas) was \*\*1.8nm. When surface roughness was measured on 1-micrometer square with the atomic force microscope, it was an RMS value (square mean square root granularity), and was about 7.6nm. On the other hand, when thickness distribution of the SOI layer after the epitaxial growth of a process 7 was measured, although it is 18.4nm, therefore thickness homogeneity (three sigmas) is \*\*55.4nm and the homogeneity of thickness got worse a little with epitaxial growth, compared with \*\*0.3 micrometers of the usual wafer joining-together method, it turned out that the sigma (standard deviation) of thickness is very good. Moreover, surface roughness was very as good as about 0.29nm at the RMS value.

[0035] The SOI wafer was quadrisected after epitaxial growth and the defect density of the depth direction in a SOI layer was measured. After performing the four-step SEKOETCHINGU method (J. Electrochem.Soc., 140, pp 1713 and 1993) indicated by H.Gassel and others in these after carrying out 1.5, 1.0, 0.5, and 0-micrometer etching from a front face by etching according the quadrisected wafer to a KOH water solution, respectively, the measuring method carried out microscope observation and was measured by counting the pit consistency which exists in the front face. Consequently, it sets in any depth and defect density is 10<sup>2</sup> / cm<sup>2</sup>. It is the following and the usual bulk wafer and the very good value below equivalent were shown.

[0036] (Example 2) Thickness growing epitaxially is set to 6.5 micrometers and it is H<sub>2</sub>. The SOI wafer of the 7.0 micrometers of the total thickness was produced on the same conditions as an example 1 except having deposited the epitaxial layer, without carrying out BEKU (heat treatment in about 100% hydrogen ambient atmosphere). The surface roughness of an epitaxial layer was very as good as about 0.33nm at the RMS value.

[0037] Although this wafer was quadrisected, one 1-micrometer sheet was etched from the front face by the usual selective etching (SEKOETCHINGU) among those, microscope observation was carried out and surface defect density was measured, defects, such as a stacking fault, were not observed. The three remaining sheets



are the same approaches as an example 1, and measured the defect density of the depth direction in a SOI layer. However, the amount of etching removal by the KOH water solution was set to 5.0 and 6.0 or 6.5 micrometers. Consequently, defect density is  $10^2 / \text{cm}^2$  like [ sheets / whose amounts of etching are 5.0 or 6.0 micrometers / two ] an example 1. Although it was the following, the 6.5 micrometers (it etches to the growth interface of an epitaxial layer) wafer had [ the amount of etching ] the defect density of  $7 \times 10^3 / \text{cm}^2$ . It turned out that this shows that the damage at the time of hydrogen ion impregnation remains in the SOI layer of the growth interface lower part of an epitaxial layer, and this damage layer can be used as a gettering site which removes impurities, such as heavy metal, from a device barrier layer.

[0038] In addition, this invention is not limited to the above-mentioned operation gestalt. The above-mentioned operation gestalt is instantiation, and no matter it may be what thing which has the same configuration substantially with the technical thought indicated by the claim of this invention, and does the same operation effectiveness so, it is included by the technical range of this invention.

[0039]

[Effect of the Invention] As explained above, according to this invention, the homogeneity of the thickness of a SOI layer useful as a bipolar device or an object for power devices is good, has a gettering site in the SOI wafer which has the thick-film SOI layer excellent in crystallinity and an electrical property, or a SOI layer, and can manufacture comparatively easily a SOI wafer strong against heavy metal contamination by low cost. Moreover, since thin-film-izing and the polish process for improving field granularity become unnecessary and reduction of the amount of the water used and industrial waste, such as a polish slurry, are reduced, the bad influence to an environment can be controlled. Moreover, since the process which removes the uncombined section of the wafer circumference was also lost, productivity and the yield improved, and the large cost cut was attained. It becomes possible to reuse the exfoliation wafer by which a byproduction is furthermore carried out as a silicon wafer, and a cost cut is achieved further.

---

[Translation done.]




## \* NOTICES \*

JPO and NCIPi are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. \*\*\*\* shows the word which can not be translated.
3. In the drawings, any words are not translated.

## DRAWINGS

[Drawing 1]



[Translation done.]